IT之家 5 月 29 日消息，據(jù)臺(tái)媒電子時(shí)報(bào)報(bào)道，英偉達(dá) CEO 黃仁勛于 5 月 28 日在中國(guó)臺(tái)灣臺(tái)北舉行的“萬(wàn)億美元晚宴”后接受媒體采訪，談及人工智能（AI）行業(yè)的競(jìng)爭(zhēng)、云服務(wù)提供商（CSP）自主研發(fā) AI 等話題。

被問(wèn)到對(duì)華為半導(dǎo)體“韜 (τ) 定律”和“邏輯折疊（ LogicFolding）”的看法時(shí)，黃仁勛表示“這對(duì)華為來(lái)說(shuō)是突破，但對(duì)臺(tái)積電并不是威脅”。

黃仁勛認(rèn)為，臺(tái)積電使用芯片堆疊和 3D 封裝技術(shù)已經(jīng)快 10 年，臺(tái)積電的技術(shù)非常先進(jìn)。華為使用這種技術(shù)，可以在不將半導(dǎo)體制程線寬變得更細(xì)的情況下，把晶體數(shù)量加倍，甚至增加 3 到 4 倍。這是一種非常好的技術(shù)，但臺(tái)積電擁有這項(xiàng)技術(shù)已經(jīng) 10 年。

據(jù)IT之家此前報(bào)道，在 5 月 25 日召開的 2026 國(guó)際電路與系統(tǒng)研討會(huì)上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)布“韜（τ）定律”。這是中國(guó)企業(yè)在全球半導(dǎo)體領(lǐng)域首次提出引領(lǐng)產(chǎn)業(yè)發(fā)展的新原則，引發(fā)行業(yè)熱議。

“韜定律”構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。預(yù)計(jì)到 2031 年，基于該定律的高端芯片晶體管密度將達(dá)到 1.4 納米制程的同等水平。

廣告聲明：文內(nèi)含有的對(duì)外跳轉(zhuǎn)鏈接（包括不限于超鏈接、二維碼、口令等形式），用于傳遞更多信息，節(jié)省甄選時(shí)間，結(jié)果僅供參考，IT之家所有文章均包含本聲明。